了解諧振頻率公式：串聯和並聯電路

概覽 在數位電路中，發送和接收資料都需要時鐘參考。資料可以在上升沿、下降沿或同時在上升沿和下降沿採樣。公共輸入時脈訊號由晶體振盪器產生。在電子學中，包含電晶體元件的電路通常被稱為“主動電路”，而僅由電阻和電容元件組成的電路被稱為“被動電路”。晶體振盪器可分為被動晶體振盪器和主動晶體振盪器。被動晶體振盪器和主動晶體振盪器的英文名稱有所不同：被動晶體振盪器稱為“晶體”，而主動晶體振盪器稱為“振盪器”。晶體需要時脈電路來產生振盪訊號；它不能自行振盪。因此，術語“被動晶體振盪器”並不完全準確。主動晶振是一個完整的振盪器，除了石英晶體之外，還包括晶體管和阻容元件，使其體積更大。晶體和振盪器結構上的差異導致原理圖設計上的差異。

晶振工作原理

1. 石英晶體特性 石英晶體可以用作振盪器的原因是由於它們的壓電效應：當在晶體的兩個極上施加電場時，會引起機械變形。當施加交流電壓時，晶體會發生機械振動，機械變形會產生交變電場。這個交變電場的電壓雖然很微弱，但頻率卻極為穩定。當施加的交流電壓的頻率與晶體的固有頻率（由晶體的尺寸和形狀決定）相匹配時，機械振動的幅度將急劇增加。這種現象稱為「壓電諧振」。

圖1：石英晶體符號、等效電路和頻率特性 影像從左到右顯示石英晶體的符號、等效電路和阻抗頻率特性示意圖。在等效電路中， C0C_0C0 表示由切片和金屬板形成的靜電電容。其大小取決於晶體的幾何形狀和電極面積，一般範圍為幾 pF 到幾十 pF。當晶體振盪時，機械振動的慣性被建模為電感器 $L$，通常在幾 mH 到數百 mH 之間。晶體的彈性用電容器表示 $C$，這個值非常小，一般在 0.0002 到 0.1 pF 之間。晶體振動期間因摩擦造成的損耗由電阻器表示 $R$，一般在幾十歐姆範圍內。由於晶體的等效電感較大， $C$ 很小，品質因數 $Q$ 電路的頻率非常高，從1000到10000不等。因此，由石英諧振器形成的振盪器可以實現高頻率穩定性。

從石英晶體的阻抗頻率特性圖可以看出，石英晶體有兩個共振頻率：

1. 當 $R,L,C$ 支路發生串聯諧振，串聯諧振頻率為：

2. 當頻率高於 FSF_Sfs 但低於 df_dfd ， $R,L,C$ 分支變得感性。當它並聯諧振時 C0C_0C0 ，振盪頻率為：

自 C<C<<C0 , FSF_Sfs 以及 df_dfd 非常接近。

通常，為石英晶體產品提供的標稱頻率既不是 FSF_Sfs 也不 df_dfd ，但負載電容時的頻率 CLC_LCL 被應用。自從 CLC_LCL 與 C0C_0C0 ，頻率為：

因此，石英晶體以兩種模式振盪：並聯諧振和串聯諧振。

並聯共振

這種佈置使石英晶體處於並聯諧振模式，振盪頻率為：

晶片內部的CMOS反相器充當AB放大器，為輸入訊號提供180°相移，並結合石英晶體， RSR_SRS , CL1C_L1CL 1以及 CL2C_L2CL 2 形成一個 π 網絡，產生另一個 180° 相移，完成振盪所需的 360° 相移。為了穩定振盪，環路增益必須至少為 1。 RfR_fRf 新增到CMOS反相器。此電阻控制電路的增益並確保其適合振盪。如果增益太高，則回饋電阻可以將其限制在適當的值，通常在 500KΩ 至 2MΩ 的範圍內。

RSR_SRS 是限流電阻，防止晶體被過度驅動，因為過大的功率可能會損壞晶體。 CL1C_L1CL 1 以及 CL2C_L2CL 2 形成負載補償電容器，以及總負載電容 CLC_LCL 計算如下：

哪裡 CSC_SCS 表示 PCB 佈局和晶體引線的寄生電容。

串聯諧振

在此模式下，反饋迴路中沒有電容。頻率由下式給出：

哪裡 CSC_SCS 是用於微調頻率的可變電容器。在這些條件下，諧振頻率接近串聯諧振頻率。

石英晶體振盪器關鍵參數

1. 負載頻率：在指定負載電容下的振盪頻率，在產品包裝上標示。
2. 頻率公差：在參考溫度（通常為 25 ± 3°C）下與標稱頻率的允許偏差，以 ppm（百萬分之一）表示。
3. 頻率穩定度：在規定的工作溫度範圍（如0~70°C）內相對於參考溫度的允許頻率偏差，也以ppm 表示。
4. 老化：頻率隨時間的允許變化，通常以每年 ppm 表示。
5. 並聯電容：等效電路中與串聯支路並聯的電容，記為 C0C_0C0 .
6. 負載電容：決定負載諧振頻率的外部電容，表示為 CLC_LCL .
7. ESR（等效串聯電阻）：串聯諧振頻率下的電阻，在晶體資料表中提供。
8. 驅動等級：晶體振盪時消耗的有效功率。